English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 46867/50733 (92%)
造訪人次 : 11887221      線上人數 : 733
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋
    主頁登入上傳說明關於CCUR管理 到手機版


    請使用永久網址來引用或連結此文件: https://irlib.pccu.edu.tw/handle/987654321/26355


    題名: 使用傳輸線時段控制和平行計算於金氧半電晶體加上連接線之基於STWR 演算法電路模擬
    STWR Algorithm-based MOSFET and Interconnect Simulation Using Transmission Line Time Step Control and Parallel Computing
    作者: 陳俊榮
    蔡昌隆
    李志仁
    周立平
    楊泰寧
    孫振東
    貢獻者: 資訊工程學系
    關鍵詞: 電路模擬
    傳輸線
    基於STWR 演算法
    連接線模擬
    平行計算
    日期: 2012-06
    上傳時間: 2013-12-03 14:49:03 (UTC+8)
    摘要: 此篇論文討論了使用加強型的Selective-tracing Waveform Relaxation 演算法(STWR
    Algorithm)進行現代電路設計界常遇到的大型MOSFET 和有損交連傳輸線電路之模擬,我們在STWR 中採用了一個全時域的的傳輸線計算器以計算連接線,除了描述加強STWR的方法,也描述了加速傳輸線計算器的做法:包括傳輸線時段控制和平行計算。所有提出的方法都加以實做且進行實際的電路模擬,模擬結果證實了所提方法的優越性能。
    The large-scale circuit simulation for MOSFET circuits with interconnects has been investigated in this paper. Our strategy is to use the reinforced Selective-tracing Waveform Relaxation (STWR) algorithm that equipped with a transmission line calculator. Strengthening methods for STWR and accelerating methods for the embedded transmission line calculation has been proposed, including the time step control scheme and parallel computing. All proposed methods have been implemented and tested to justify their superior performance.
    關聯: 華岡工程學報 n.29 p.165-172
    顯示於類別:[工學院] 學報-華岡工程學報

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML534檢視/開啟


    在CCUR中所有的資料項目都受到原著作權保護.


    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋