文化大學機構典藏 CCUR:Item 987654321/22219
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 46867/50733 (92%)
造访人次 : 11882261      在线人数 : 953
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻
    主页登入上传说明关于CCUR管理 到手机版


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: https://irlib.pccu.edu.tw/handle/987654321/22219


    题名: Design of UART with RTL Based BIST
    作者: 林嘉洤
    朱奉昇
    張育榮
    贡献者: 工學院
    关键词: 非同步接收傳送器
    內建自我測試
    線性回饋移位暫存器
    UART
    BIST
    LFSR
    日期: 2003-06-01
    上传时间: 2012-05-09 14:32:26 (UTC+8)
    摘要: 本文提出-具備內建自我測試的通用非同步接收傳送器之設計方式。以VHDL硬體描述語言作爲實現該系統的工具。內建自我測試的部分選擇以線性回饋移位暫存器(Linear Feedback Shift Register, LFSR)所產生的假亂數測試序列作爲待測電路的測試流。以ModelSim軟體模擬所撰寫的VHDL程式在功能上的正確性與評估其錯誤覆蓋率。分析結果顯示,此一系統總共耗用1673個邏輯閘,而全域錯誤涵蓋能力則達到95.69%。

    A commercial universal asynchronous receiver transmitter (UART) with a built-in self test (BIST) circuit is proposed. In this paper; VHDL is selected for realizing the RTL based UART and BIST system. A pseudorandom test pattern generator, linear feedback shift register (LFSR), is chosen to produce the testing stream. The proposed VHDL programs are simulated by ModelSim and the code coverage is also considered. In addition, the synthesis tools are used for verifying its synthesizability. The analysis results show that 1673 gates are totally used in the implementation of this design, and the capability of global code coverage has up to 95.69%.
    關聯: 華岡工程學報 17期 p.147 -160
    显示于类别:[工學院] 學報-華岡工程學報

    文件中的档案:

    档案 描述 大小格式浏览次数
    index.html0KbHTML420检视/开启


    在CCUR中所有的数据项都受到原著作权保护.


    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈