文化大學機構典藏 CCUR:Item 987654321/28806
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 46867/50733 (92%)
造访人次 : 11881983      在线人数 : 760
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 查询小技巧：
  • 您可在西文检索词汇前后加上"双引号"，以获取较精准的检索结果
  • 若欲以作者姓名搜寻，建议至进阶搜寻限定作者字段，可获得较完整数据
    •  进阶搜寻
    主页 ‧ 登入 ‧ 上传 ‧ 说明 ‧ 关于CCUR ‧ 管理 到手机版


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: https://irlib.pccu.edu.tw/handle/987654321/28806


    题名: Design of Clustering Analysis Using Systolic Arrays
    以收縮陣列設計聚類分析
    作者: 賴茂富
    贡献者: 華岡工程學報
    日期: 1995-07
    上传时间: 2014-11-04 15:15:17 (UTC+8)
    摘要: 本文提出以收縮陣列(Systolic Array)設計聚類分析，所提出之架構具有規律性與模組化之特性，且同樣的架構有亦可以應用在輸入資料數目改變之情況。另外在VLSI架構中之處理元素(processing elements)間採用本地通訊(local communication)，故適合VLSI之製造。利用本文所提出之新架構，高速度之聚類分析可用電路複雜度較低之VLSI來實現。
    This paper presents a VLSI architecture for the squared error clustering analysis. The proposed VLSI architecture exploits 2-dimensional systolic array which uses high degree of parallel and pipelined processing. The architecture dramatically reduces the immense number of processing elements (PEs) which are required by previous architectures. Furthermore, the proposed architecture requires only local communication between adjacent PEs. Moreover, the same architecture can be utilized for applications with a variable number of input patterns. Also, unlike previous architectures, the patterns are applied to the inputs in pattern serial format which can save a large number of pin counts, and therefore the proposed architecture is attractive for VLSI implementation.
    關聯: 華岡工程學報 ； 9 期 (1995 / 07 / 01) ， P19 - 33
    显示于类别:[工學院] 學報-華岡工程學報

    文件中的档案:

    档案 描述 大小格式浏览次数
    index.html0KbHTML316检视/开启


    检视Licence

    在CCUR中所有的数据项都受到原著作权保护.

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈